# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-014150

(43)Date of publication of application: 22.01.1991

(51)Int.CL

G06F 12/16 G06F 1/26 G06K 19/07 G11C 5/00

(21)Application number: 01-150036

(71)Applicant:

HITACHI MAXELL LTD

(22)Date of filing:

13.06.1989

(72)Inventor:


MIYAI HIROYUKI MATSUO YUZO

#### (54) MEMORY CARD

# (57)Abstract:

PURPOSE: To prevent the data breakdown caused by a malfunction by inserting a series circuit of a capacitor between a wiring connected to a power source supply terminal and a ground, and maintaining a voltage of a chip select terminal and a write control signal terminal within a prescribed range until at least an enable signal is stopped, when this card is drawn out.

CONSTITUTION: Between a power source supply line 9a and a ground line 9b, a series circuit consisting of a resistance R and a capacitor C is inserted, and a diode D is inserted in parallel into the resistance R. This circuit suppresses a sudden drop of a voltage (voltage of Vcc) of the power source supply 9a, when a card is drawn output of an external device, therefore, a voltage of a terminal of a chip select signal and a terminal of a write control signal which is pulled up also drops slowly, and its level can be held within a range of a level of 'H' until an enable signal of a decoder is stopped. In such a way, since a writable period at the time of drawing out can be eliminated, a write malfunction at the time of drawing out is prevented.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開.

# ⑩ 公 開 特 許 公 報 (A) 平3-14150

②特 願 平1-150036

②出 願 平1(1989)6月13日

⑩発 明 者 宮 井 宏 之 大阪府茨木市丑寅1丁目6番88号 日立マクセル株式会社

内

⑩発 明 者 松 尾 雄 三 大阪府茨木市丑寅1丁目6番88号 日立マクセル株式会社

内

⑦出 願 人 日立マクセル株式会社 大阪府茨木市丑寅1丁目1番88号

個代 理 人 弁理士 梶山 佶是 外1名

切 細 科

1.発明の名称 メモリカード

### 2.特許胡求の範囲

(1) 複数のメモリICと、外部装置から加えられ るアトレス信号の一部をデコードして削記複数の メモリICの1つを選択する信号を発生するデコ ーダと、電源供給娘子を介して前記外部装置から 供給される電力と内蔵された電池からの電力とを 切換える電源回路とを有し、前記外部装置からチ ップセレクト信号を受けるチップセレクト信号端 子及びむ込み制御信号を受けるむ込み制御信号機 子が前記電源供給端子にプルアップされて接続さ れているメモリカードにおいて、前記電源回路は 外部装置から供給される電源電圧が所定値以上に なったとき及びこの電源電圧が所定値より低下し たときにそれぞれに対応する校出信号を発生する 進圧検出回路と、この種圧検出回路の前記所定値 以上に対応する検出信号を受けて前記デコーダに イネーブル信母を発生しかつこのイネーブル信号 を前紀所定値より低下したときの検出信号に応じ

て停止するイネーブル信号発生回路とを備え、前記電源供給端子に接続された配額と接地間にコンデンサが挿入され、このカードが抜去されたときに前記コンデンサからの電流により少なくとも前記イネーブル信号が停止されるまで前記チップセレクト端子及び啓込み制御信号端子の電圧を論理レベルでHIGHレベルの範囲に維持することを特徴とするメモリカード。

- (2) 前記電源供給端子に接続された配線と接地間に接続されたコンデンサに換えて、抵抗とコンデンサの取列回路が挿入され、前記抵抗に並列に前記コンデンサから放出する電流に対して販方向になるようにダイオードが接続されていることを特徴とする錯求項1記服のメモリカード。
- (8) 電圧検出回路とイネーブル信号発生回路とは、イニシャルリセット回路として構成され、イネーブル信号はこのイニシャルリセット回路のリセット信号がそのまま又はその反転信号が用いられることを特徴とする額求項1 記載のメモリカード。3 発明の詳細な説明

tv.

特開平 3-14150(2)

### [産業上の利用分野]

倫理信辱のチップセレグト倡号を受けて助作する 去したときの抜去時の誤動作を防止することがで 💚 きるようなメモリカードに関する。

[従来の技術]及び[解決しようとする課題]

通常、メモリカードは、複数のメモリIC(記 協機能を有する集積回路或はメモリ系子、なお、 この明細書ではこれらを含めてメモリ【Cという) が搭載されていてデコーダによりこのメモリIC の1つを選択するような構成となっている。

複数のメモリICで構成されたこの種の従来の メモリカードに対するチップセレクト信号(CS) は、そのメモリICの構成に依存するが、特に、 これがLOWレベル (以下 "L" ) で動作する ( 介敵となる) ようなメモリカードにあっては、メ モリカード挿人時点での電源電圧が不安定な期間 やメモリカード抜去時の供給電源で圧が急酸に低 下するときに鸖込み誤動作が発生する危険性が高

- 3 -

**骨が"し"で、リード/ライト信号が"し"とな** っている時点が生じ、これによりメモリICに対 する書込み条件が成立して記憶されている内部デ ータが群換えられてしまう事故が発生する。なお、 図中、tは阻源供給が開始されてからチャッタリ ングが終了するまでの期間である。

第5図は、メモリカードが抜去されたときのタ イミングチャートであって、メモリカードが抜去 され、コネクタの端子同士が雌れると、図の(a) に示すように外部から供給される電源Vccの電圧 がまず低下する。これに伴って、図の(c),( d) に示すように、チップセレクト信号端子と書 込み制御信号を受ける普込み制御信号端子の電圧 がそれぞれ低下し、外部から受けるチップセレグ ド信号とリード・ライト制御信号が低下して"し" になる状態となる。しかし、アコーダに対するイ ネーブル償号は、通常、選圧検出国路で電源Vcc の選圧が降下したとこを検出してから発生させる ために、宿圧検出回路の動作時間だけ遅れ、その 動作がチップセレクト信号やリード。ライト側御

産業上の利用のよう。 この発明は、メモリカードに関し、詳したは負 イト信号等の制御信号を受ける端子が外部供給電 免生するデコーダ等に対するイネーブル信号出力 側も直接或は間接的にそれにブルアップされてい ることが多く、そのため電源電圧が不安定になる ど、イネーブル信号や外部からのチップセレクト 信号等が直接影響されるからである。

> 第4図は、その挿入時の状態を説明するタイミ ングチャートであって、メモリカードが抑入され、 コネクタの塊子同士が接触を開始してから完全に 奥まで挿入され、それらが完全に接続されるまで には、図の(a)に示すように電源電圧にチャッ タリングが発生する期間がある。この電源のチャ ッタリングは、図の (b), (c), (d)に示 すように、デコーダに対するイネーブル供行(" し"で有欲)、外部からのチップセレクト信号、 リード/ライト信母にもチャッタリングを化させ る。このチャッタリングによりチップセレクト信

信号が低下するタイミングより後になり、 同図の (b) に示すようなタイミングで立上がり、H I GHレベル (以下"H") となる。そこで、チッ プセレクト信号が"L"で、リード/ライト信号 が"L"となっている期間Pが生じ、この期間P の間メモリICに対する階込み条件が成立して記 憶されている内部データが楷模えられてしまう事 放が発生する。

この発明は、特に、後者のメモリカード抜去時 における前記のような誤動作によるデータ破壊を 防止することができるメモリカードを提供するこ とを目的とする。

# [課題を解決するための手段]

この発明の特徴は、複数のメモリ!Cと、外部 袋霞から加えられるアドレス信号の一部をデコー ドして複数のメモリICの1つを選択する信号を 発生するデコーダと、電源供給端子を介して外部 装置から供給される電力と内蔵された電池からの 形力とを切換える電源回路とを有し、外部設置か **らチップセレクト信号を受けるチップセレクト信** 

特閉平 3-14150(3)

労闘子及びこの数込み制御信号を受ける群込み制 御信号端子が電源供給端子にプルアップされて接 続されているメモリカードにおいて、外部設置か ら供給される電源電圧が所定値以上になったとき 及び電源電圧が所定値より低下したときにそれぞ れに対応する検出信号を発生する電圧検出回路と、 この電圧検出回路の所定値以上に対応する検出信 **分を受けて前記デコーダにイネーブル信号を発生** しかつこのイネーブル信号を所定値より低下した ときの検出信号に応じて停止するイネーブル信号 発生回路とを電影回路が備えていて、電源供給端 子に接続された配線と接地間にコンデンサの直列 回路が挿入され、このカードが抜去されたときに コンデンサからの電流により少なくともイネーブ ル信号が停止されるまでチップセレクト端子及び 書込み制御信号端子の電圧を論理レベルで"H" の範囲に維持するものである。

#### [作用]

このように外部電源の供給過予と接地間にコン デンサを挿入することで、カードが抜去されても

-7-

アドレスデコーダ8は、アドレスバス3の上位 2 ピットと負為理チップセレクト信号級(CS1) 6、正論理チップセレクト信号線(CS2)7に それぞれ接続されいて、これらの信号を受けて、 その山力にメモリIC部1のうちからメモリIC (A)、(B)、(C)、(D)の1つを選択する選択信号(深子に対するチップセレクト信号) を発生して、メモリIC選択線8aにそれを送出 する。

メモリカード10の前記の各線(後述するVcc, GNDを含めて)は、ホストコンピュータとか、 メモリカードリーダ・ライタ等の外部設置にメモ 即座に飛圧が低下しないで済むためブルアップされているチップセレクト信号の端子や潜込み制御 信号の端子の限圧の低下も緩やかになり、そのレベルをデコーダのイネーブル信号が停止するまで "H"のレベルの範囲に保持しておくことができる。その結果、抜去時の費込み可能期間をなくすことができるので抜去時の費込み製動作が防止される。

#### [寒脆例]

以下、この発明の一実施例について図面を用いて詳細に説明する。

第1図は、この発明を適用したメモリカードの ・変施例のブロック図であり、第2図は、そのカード挿籍時のアドレスデコーダに対するイネーブル信号発生タイミングの説明図、第3図は、そのカード抜去時のアドレスデコーダに対するイネーブル信号発生タイミングの説明図である。

第1図において、10は、メモリカードであって、4つのメモリIC(A), メモリIC(B), メモリIC(C), メモリIC(D)から構成さ

-8-

**特開平 3-14150(4)** 

モリカード10が外部設配に揮殺されたときには、 電圧検出回路91の検出出力に応じてそれから所 定のタイミングでアドレスデコーダ8に対してイ ネーブル信号(e)を送出する。

ここでは、電源供給級9aとグランド線9bと の間に、抵抗RとコンデンサCとからなる値列回 路が挿入されていて、抵抗Rに並列にダイオード Dが挿入されている。この風路は、カードが外部 装置から抜去されたときに、電源供給線 9 a の電 圧(Vccの電圧)が急激に低下するのを抑えるた めに設けられているものであって、抵抗Rは、カ ード旅程時におけるコンデンサCの急激充電によ る外部装置の誤動作を防止するために挿入されて いる。また、ダイオードDは、カードが抜去され た場合に、コンデンサCからの電流が抵抗Rに流 れることによって選圧降下するのをなくすために 挿入されている。

電圧検出値路91は、第2図の(a)に示すよ うに、電源線8a(Vcc)の短圧がA点になった ときに、それを検出して第1の検出信号を発生し、

- 1 1 <del>-</del>

1の検出信号を受けると、前記のイネーブル信号 発生回路 8 2 の動作とは独立にパックアップ電池 84から、外部装置からVccに供給される供給電 顔へと切換えて内部電顔としての電顔線(V DD) 9cに出力を発生し、この線を介してアドレスデ コーダ8及びメモリIC部1に短力を供給する。 ところで、この変施例の場合、チャッタリング 防止のためのメモリカード挿籍時点から動作許可 までの期間は、電源電圧がAとなった検出点+期 間午の合計期間として与えられ、挿入時点からチ + ッタリングの発生が停止するまでの期間 t (第 3 図参照)の政大値よりも大きくなるように選択 されている。しかも、この場合、期間はについて はばらつきがあるが、電源供給電圧を監視して前 定の一定低圧(A点)を越えたことを電圧検出回 路91で校出し、このときから時間を設定してい るので、挿入時のはらつきを吸収でき、かつ、朋 間丁におまり余裕を採らなくても済む。例えば、 これは、100msec 程度あれば十分である。 その結果、メモリカード10の動作開始から長

それをイネーブル信号発生回路92と電源切換回 路93とに送出する。

イネーブル信号発生回路82は、開図 (b) に 示すように、第1の検出信号を受けてからTだけ 遅延させてイネーブル信号("L"有蚊)を発生 し、それをアドレスデコーダ8に送出してアドレ ステコーダ8を動作状態にする。このイネーブル 信号の発生タイミングはチャッタリングしている 期間Bを越えていて、同図の(c)。(d)に示 すように、外部から供給される負益理有意のチャ プセレグト信号(CSI)とリード・ライト信号 (R/W) とは、すでにこのときはそれぞれの" L", "H"の判定レベルTH1, TH2 を越え ていてこれらはすでに安定し、"H"を維持して いる。雪い換えれば、前紀の期間では、このよう な期間に選択されている。なお、この期間下は、 通常、電圧検出回路91の検出償号をコンデンサ を有する種分回路で受けて彼形態形団路で被形盤 形すること等により簡単に実現できる。

雄原切換回路93は、電圧検出回路91から第

-12-

い期間がかからずに、実質的に挿篭してほとんど 待たずにメモリカードを使用できる。

次に、抜去における動作について第3図に従っ て説明する。

限圧検出回路91は、第3図の(a)に示すよ うに、電源線Ba (Vcc) の電圧がA点より電圧 が低下したときに、それを検出して第2の検出信 母(第1の検出信号が"H"(又は"L")のと 舌には、その逆の"し"(又は"H")の信号で あっても可)を発生し、それをイネーブル信号発 生回路82と電源切換回路93とに送出する。

イネーブル信号発生回路92は、同図(b)に **示すように、第2の検出信号を受けてから即照に** イネーブル信号を停止 ( "H" に) して、それを アドレスデコーダ8に送出し、アドレスデコーダ 8の動作を停止させる。このイネーブル信号の停 止タイミングでは、間図の(c),(d)に示す ように、外部から供給される負給理有双のチップ セレグト信号(CSi)とリード・ライト信号( R/W)とは、それぞれの電圧降下時の判定レベ

特開平 3-14150(5)

ルTH3, TH4 より高い電圧になっていて "H" の範囲に維持されている。 含い換えれば、これは、第5 図に示す期間 Pを越えて "H"となっている。その結果、イネーブル信号が停止する以前には甚込み条件が成立しない。

以上のようにすることで、アドレスデコーダ8が電源開路 9からイネーブル借号を受けて動作する時点では、各制御信号のチャッタリングは完全になくなり、帯込み級動作等が発生しない状態でメモリカードを動作させることができ、抜去時においては、イネーブル信号が停止する以前には、街込み条件が成立しないため帯込み級動作等が発生しない状態でメモリカードの動作を停止させることができる。

以上説明してきたが、実施例では、カード押報 時のチャッタリングによる背込み防止をしている が、この発明は、単に抜去時の群込み防止をさせ るだけであってもよい。

契施例の電源回路 8 における電圧検出回路とイネーブル信号発生回路は、イニシャルリセット回

- 15-

いで済むためプルアップされているチップセレクト信号の端子や群込み制御信号の端子の依託の低下も級やかになり、そのレベルをデコーダのイネーブル信号が停止するまで "H"のレベルの範囲に保持しておくことができる。その結果、抜去時の群込み可能期間をなくすことができるので抜去時の群込み摂動作が粉止される。

4.図面の簡単な説明 第1図は、この発型

第1 図は、この発明を適用したメモリカードの一実施例のブロック図であり、第2 図は、そのカード挿籍時のアドレスデコーダに対するイネーブル信号発生タイミングの説明図、第3 図は、そのカード 抜去時のアドレスデコーダに対するイネーブル信号発生タイミングの説明図、第4 図は「発来のメモリカードにおけるが明図、第5 図は、従来のメモリカードにおける抜去時の各制御信号のサイミングについての説明図である。

1 …メモリIC部、 2 …データパス、 3 …アドレスパス、 4 …リード/ライト信号線、 路、単なるリセット回路等を用いてもよく、この場合には、そのリセット復号をそのまま或はその 反転信号をデコーダに対するイネーブル信号とし て用いることができる。

実施例で使用した、"H", "L"の論理信号は、論理信号を受ける相手回路等との関係で決めることができ、いずれを採用してもよいので、この発明は、"H", "L"の論理信号の条件に影響されるものではない。

また、実施例では、チップセレクト信号が2つあるメモリカードを例としているが、これは、1つのものであってもよく、チップセレクト信号は、チップイネーブル信号、メモリリクエスト信号等と呼ばれるものであってもよい。突毀的にチップセレクト信号であればその呼び名に限定されるものではない。

## [発明の効果]

以上説明したように、この発明では、外部電源 の供給端子と接地間にコンデンサを挿入すること で、カードが放去されても即既に電圧が低下しな

-16-

5…リード信号線、6…負論理チップセレクト信号線、7…正論理チップセレクト信号線、8…アドレスデコーダ、8 a …メモリI C 選択線、9 … 電源回路、9 1 … 電圧検出回路、9 2 … イネーブル信号発生回路、

93…電源切換回路、

(A), (B), (C), (D) …メモリIC、R…抵抗、C…コンデンサ、D…ダイオード。


特許出願人 日立マクセル株式会社


 代理人
 弁理士 棍 山 偖 是

 弁理士 山 本 郡士男

-18-

特開平 3-14150(6)





特別平 3-14150(7)

